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The area of research is the study of iterative diagnosis.  Diagnosis to find 
faults in semiconductor devices is a well researched field, with most logic diagnosis 
efforts using the inject-and-evaluate algorithm.  However, most diagnosis tools are 
unable to resolve faults to a single gate/device.  Because of this, fault isolation (FI) 
engineers are forced to use probing techniques such as IREM logic state imaging 
(LSI) in order to further isolate the fault to the gate/device level before performing 
failure analysis.  The current method of selecting probe sites is simply to take the list 
of fault candidates and probe them sequentially or by determining the optimal probe 
order through manual analysis of the circuit cone.  However, in cases where a large 
list of fault candidates are returned by the diagnosis tool, it is difficult to manually 
analyze the fault cone as it is too large and complex.  This work implements a basic 
algorithm which allows the diagnosis tool to recommend probe candidates, read in 
the result of the probe, and continue this cycle iteratively until the fault is fully 
isolated to a single gate/device.  The algorithm is based on a binary search, and 
shows that a 5-6X reduction in the amount of probing needed can be achieved if the 















Bidang penyelidikan yang dikaji adalah diagnosis iteratif (iterative 
diagnosis).  Diagnosis untuk mencari kecacatan dalam alat semikonduktor 
merupakan suatu bidang yang banyak dikaji.  Kebanyakan usaha diagnosis lojik 
menggunakan algoritma “inject-and-evaluate”.  Walau bagaimanapun kebanyakan 
alat diagnostik tidak dapat menyelesaikan kesalahan mengenai alat/pintu asas (single 
gate/device).  Oleh itu, jurutera pencarian kecacatan (fault isolation) terpaksa 
menggunakan teknik penyelidikan seperti “IREM logic state imaging” (LSI) untuk 
mengasingkan lagi kecacatan terhadap paras alat/pintu sebelum menjalankan analisis 
kegagalan.  Kaedah sekarang yang digunakan untuk memilih tapak kajian (probe 
sites) ialah dengan menggunakan senarai tapak-tapak kesalahan (fault candidates) 
dan mengkajinya secara satu demi satu, atau dengan menentukan susunan tapak 
kajian optimis (optimal probe order) melalui menganalisis kun litar (circuit cone).  
Walau bagaimanapun dalam kes dimana banyak tapak kesalahan dikesan oleh alat 
diagnostik, amatlah sukar untuk meneliti kun kesalahan (fault cone) kerana ianya 
terlalu rumit dan besar.  Kajian ini melaksanakan suatu algoritma asas yang 
digunakan oleh alat diagnostik untuk mencadangkan tapak yang perlu dikaji.  Setiap 
keputusan kajian kemudian dihantar semula kepada alat diagnostik dan pusingan ini 
diteruskan sehingga kecacatan diasingkan ke hanya satu pintu/alat (single 
gate/device).  Algoritma ini berasaskan pencarian binari dan telah menunjukkan 
bahawa kekurangan kerja sebanyak 5-6 kali boleh dicapai sekiranya alat diagnostik 
digunakan secara iteratif dalam proses pengasingan kecacatan.  
 
